More opcodes

rpcs3/Emu/Cell/SPUInterpreter.h

@@ -60,6 +60,7 @@ private:
 	}
 	void MFSPR(u32 rt, u32 sa)
 	{
+		UNIMPLEMENTED();
 		//If register is a dummy register (register labeled 0x0)
 		if(sa == 0x0)
 		{

rpcs3/Emu/Cell/SPURecompilerCore.cpp

@@ -214,8 +214,14 @@ u8 SPURecompilerCore::DecodeMemory(const u64 address)
 		}
 	}
 
-	u16 res = pos;
+	u32 res = pos;
-	res = (u16)func(cpu, &Memory[m_offset], imm_table.data(), res);
+	res = func(cpu, &Memory[m_offset], imm_table.data(), res);
+
+	if (res > 0xffff)
+	{
+		CPU.Stop();
+		res = ~res;
+	}
 
 	if (did_compile)
 	{